PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-078326

(43)Date of publication of application: 15.03.2002

(51)Int.Cl.

HO2M 3/155

(21)Application number: 2000-258794

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

29.08.2000


(72)Inventor: KATAYAMA YASUSHI

(54) PWM CONTROL CIRCUIT FOR DC-DC CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an error amplifier circuit, which makes the output voltage of a DC-DC converter agree with the target value and can avoid excessively large voltage in the output of the DC-DC converter, even if a reference voltage which is given as the target value varies in step form.

SOLUTION: A differential amplifier circuit 6a and a PI adjustment circuit 6b, whose operating points are fixed (ground potential) are connected to each other in cascade connection for constituting an error amplifier circuit. With such a constitution, even if a reference voltage VREF is varied in a step form, the operation points of the circuits 6a and 6b will not vary from the ground potential to achieve the purpose.



LEGAL STATUS

[Date of request for examination]

24.05.2004

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3695577

[Date of registration]

08.07.2005

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

H 0 2 M 3/155

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-78326 (P2002-78326A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7

識別記号

FI H02M 3/155 テーマコート*(参考) P 5 H 7 3 0

審査請求 未請求 請求項の数5 OL (全 6 頁)

(21)出願番号

特顧2000-258794(P2000-258794)

(22)出願日

平成12年8月29日(2000.8.29)

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 片山 靖

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 100075166

弁理士 山口 巌 (外2名)

Fターム(参考) 5H730 AS01 BB13 BB14 BB15 BB57


DD04 EE59 FD01 FF02 FG05

FG25 XC14

(54) 【発明の名称】 DC-DCコンパータ用PWM制御回路

(57)【要約】

【課題】 DC-DCコンバータの出力電圧をその目標値に一致させるための誤差増幅回路において、目標値として与える基準電圧がステップ状に変化しても、DC-DCコンバータ出力に過大な行き過ぎが生じないようにする。



【特許請求の範囲】

【請求項1】 半導体スイッチのオン、オフにより或る 直流電圧を別の直流電圧に変換するDC-DC(直流-直流)コンバータの出力電圧を検出する検出回路と、そ の検出電圧と基準電圧との誤差を増幅する誤差増幅回路 と、この誤差増幅回路の出力電圧を三角波または鋸波の キャリア信号と比較する比較回路を有し前記DC-DC コンバータを駆動するPWM信号を発生するPWM制御 回路とを備えてなるDC-DCコンバータ用PWM制御 回路において、

前記誤差増幅回路を動作点が固定の第1のアナログ増幅 回路と、動作点が固定の第2のアナログ増幅回路とのカ スケード接続により構成し、かつ、前記第1のアナログ 増幅回路を差動増幅回路とすることを特徴とするDC-DCコンバータ用 PWM制御回路。

【請求項2】 前記第2のアナログ増幅回路をPI調節 回路とすることを特徴とする請求項1に記載のDC-D Cコンバータ用PWM制御回路。

【請求項3】 半導体スイッチのオン、オフにより或る 直流電圧を別の直流電圧に変換するDC-DC(直流-直流)コンバータの出力電圧を検出する検出回路と、そ の検出電圧と基準電圧との誤差を増幅する誤差増幅回路 と、この誤差増幅回路の出力電圧を三角波または鋸波の キャリア信号と比較する比較回路を有し前記DC-DC コンバータを駆動するPWM信号を発生するPWM制御 回路とを備えてなるDC-DCコンバータ用PWM制御 回路において、

前記誤差増幅回路を差動増幅回路とPI調節回路の合成 回路とし、その動作点を固定にしたことを特徴とするD C-DCコンバータ用 PWM制御回路。

【請求項4】 前記PWM制御回路の駆動電源を負極側 端子をグランド電位に接続した単一の正電源とし、前記 比較回路または前記DC-DCコンバータを、このDC DCコンバータの出力電圧が前記誤差増幅回路の出力 電圧と前記キャリア信号の振幅下限電位に等しいときに 最小となるように構成し、前記誤差増幅回路の動作点を 前記キャリア信号の振幅下限電位とグランド電位の間の 電位に設定することを特徴とする請求項1ないし3のい ずれかに記載のDC-DCコンバータ用PWM制御回 路。

【請求項5】 前記誤差増幅回路のゲインを決定する受 $V_2 - V_{\text{bias}} = K \times (V_1 - V_{\text{bias}})$

ここに、V1 , V2 はそれぞれアナログ増幅回路の入力 電圧,出力電圧を、また、Vbias はアナログ増幅回路の 動作点となる電圧、Kはアナログ増幅回路のゲインを示 す。ところで、図11で示す従来の誤差増幅回路6の動 作点は基準電圧Vgg 、すなわちVbias =Vgg とな る。このため、VEF を変化させたときの過渡応答に問 題が生じる。この点について、図12を参照して説明す る。

動素子に単数または複数のコンデンサを接続したとき は、このコンデンサと並列にスイッチを接続し、前記D C-DCコンパータおよび前記PWM制御回路の停止時 に前記スイッチをオンすることを特徴とする請求項4に 記載のDC-DCコンバータ用PWM制御回路。

2

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体スイッチ のオン、オフにより或る直流電圧を別の直流電圧に変換 するDC-DC(直流-直流)コンバータ、特にその出 力電圧を目標値に一致させるために用いられる、アナロ グ回路構成のPWM(パルス幅変調)制御回路に関す る。

[0002]

【従来の技術】図7にこの種のDC-DCコンバータ用 PWM制御回路の従来例を示す。同図の参照符号1がD C-DCコンバータで、半導体スイッチのオン、オフに より直流電源2の電圧を別の直流電圧に変換し、負荷3 に供給する。また、符号4がDC-DCコンバータの出 力電圧2の目標値に制御するPWM回路で、検出回路 5, 誤差増幅回路6および比較回路7等から構成されて いる。検出回路5はDC-DCコンバータ1の出力電圧 Vour を検出し伝達する回路で、例えば減衰器、整流 器、バッファ、絶縁アンプ等から構成されている。誤差 増幅回路6は、検出回路5の出力電圧V0′と基準電圧 Vmm との誤差を増幅して出力する。比較回路7は、誤 差増幅回路6の出力電圧VE と三角波または鋸歯のキャ リア信号Vosc とを比較し、PWM信号を出力する。 【0003】このように、PWM制御回路はDC-DC コンバータの出力電圧をフィードバックし、目標値との 誤差に応じて半導体スイッチのオン, オフ比率 (時比 率)を制御する機能を有している。なお、DC-DCコ ンバータの具体例としては、例えば図8のような降圧チ ョッパ回路、図9のような昇圧チョッパ回路、図10の ような反転チョッパ回路がある。また、検出回路5と誤

[0004]

30

【発明が解決しようとする課題】一般に、アナログ増幅 回路の入力電圧と出力電圧との関係は、次の(1)式の ように示される。

差増幅回路6の具体例を図11に示す。

... (1)

【0005】図12は、図7におけるDC-DCコンバ 一タ1を図8のような降圧チョッパ回路とし、検出回路 5と誤差増幅回路6を図11の如く構成した例で、V きの、DC-DCコンバータの出力電圧波形例を図12 (a) に示す。つまり、定常状態では、誤差増幅回路 6 の出力電圧VEは、目標値に相当する時比率のPWM信 号を発生するために、キャリア信号Vosc の振幅内の或

1

る直流値になっている。ここで、 $V_{\rm EEF}$ をステップ状に変化させると、誤差増幅回路 6 の動作点 $V_{\rm bias}$ も同時にステップ状に変化する。このため、上記(1)式で示すように $V_{\rm EEF}$ の変位分だけ $V_{\rm E}$ の値もステップ状に変化し、その値を初期値として次の目標値への制御が行なわれる。このため、誤差増幅回路 6 のゲインによらず、図12(a)に示すような過大な行き過ぎ量が発生することになる。したがって、この発明の課題は、PWM制御回路を用いたDC-DCコンバータ出力電圧の行き過ぎ量を含めて過渡応答を改善することにある。

[0006]

【課題を解決するための手段】このような課題を解決す るため、請求項1の発明では、半導体スイッチのオン、 オフにより或る直流電圧を別の直流電圧に変換するDC -DC (直流-直流) コンバータの出力電圧を検出する 検出回路と、その検出電圧と基準電圧との誤差を増幅す る誤差増幅回路と、この誤差増幅回路の出力電圧を三角 波または鋸波のキャリア信号と比較する比較回路を有し 前記DC-DCコンバータを駆動するPWM信号を発生 するPWM制御回路とを備えてなるDC-DCコンバー タ用PWM制御回路において、前記誤差増幅回路を動作 点が固定の第1のアナログ増幅回路と、動作点が固定の 第2のアナログ増幅回路とのカスケード接続により構成 し、かつ、前記第1のアナログ増幅回路を差動増幅回路 とすることを特徴とする。上記請求項1の発明において は、前記第2のアナログ増幅回路をPI調節回路とする ことができる(請求項2の発明)。

【0007】請求項3の発明では、半導体スイッチのオン、オフにより或る直流電圧を別の直流電圧に変換するDC-DC(直流-直流)コンバータの出力電圧を検出する検出回路と、その検出電圧と基準電圧との誤差を増

 $V_2 - V_{\text{bias}} = K' \times (V_1 \cdot - V_1 \cdot - V_{\text{bias}})$

ここで、 V_1 ', V_1 "はアナログ差動増幅回路の各入力電圧、K'はアナログ差動増幅回路のゲインを表わす。なお、アナログPI調節回路の入力電圧と出力電圧との関係は(1)式と同様である。また、図1におけるアナログ差動増幅回路 6 a とアナログPI調節回路 6 b の動作点は、いずれもグランド電位となっている。

【0010】図1では、演算増幅器で構成したアナログ 差動増幅回路6aとアナログPI調節回路6bのカスケード接続としたが、上記(2)式で表わされるアナログ 差動増幅回路および(1)式で示されるアナログ増幅回路のカスケード接続で、それぞれの動作点がV 歴 によらず常に一定(固定)であるならば、他の回路構成でも実現可能であり、図1の回路に限定されるものではない。したがって、例えばアナログPI調節回路6bの抵抗15と並列にコンデンサを接続することでPID調節回路としたり、あるいはコンデンサ81を省略してP調節回路とすることも可能である。

【0011】図13に、図7のDC-DCコンパータ1 50

幅する誤差増幅回路と、この誤差増幅回路の出力電圧を 三角波または鋸波のキャリア信号と比較する比較回路を 有し前記DC-DCコンバータを駆動するPWM信号を 発生するPWM制御回路とを備えてなるDC-DCコン バータ用PWM制御回路において、前記誤差増幅回路を 差動増幅回路とPI調節回路の合成回路とし、その動作 点を固定にしたことを特徴とする。

【0008】上記請求項1~3の発明においては、前記PWM制御回路の駆動電源を負極側端子をグランド電位に接続した単一の正電源とし、前記比較回路または前記DC-DCコンバータを、このDC-DCコンバータの出力電圧が前記誤差増幅回路の出力電圧と前記キャリア信号の振幅下限電位に等しいときに最小となるように構成し、前記誤差増幅回路の動作点を前記キャリア信号の振幅下限電位とグランド電位の間の電位に設定することができる(請求項4の発明)。この請求項4の発明においては、前記誤差増幅回路のゲインを決定する受動素子に単数または複数のコンデンサを接続したときは、このコンデンサと並列にスイッチを接続し、前記DC-DCコンバータおよび前記PWM制御回路の停止時に前記スイッチをオンすることができる(請求項5の発明)。

[0009]

【発明の実施の形態】図1はこの発明の第1の実施の形態を示す回路図である。これは、図7に示す誤差増幅回路6を、演算増幅器91と抵抗11~14で構成したアナログ差動増幅回路6aと、演算増幅器92と抵抗15,16およびコンデンサ81で構成したアナログPI調節回路6bとをカスケード接続したものとしている。一般に、アナログ差動増幅回路の入力電圧と出力電圧との関係は、次の(2)式で示される。

$"-V_{bias}) ... (2)$

を図8のような降圧チョッパ回路、誤差増幅回路6を図1の如く構成し、Vm をステップ状に変化させたときのDC-DCコンパータの出力電圧液形例を示す。すなわち、定常状態では誤差増幅回路6の出力電圧とほは、目標値に相当する時比率のPWM信号を発生するために、キャリア信号Vosc の振幅内の或る直流値となっている(図13(b)参照)。そして、Vm をステップ状に変化させても、アナログ差動増幅回路6aおよびアナログPI調節回路6bの動作点はグランド電位の場合のようにステップ状に変化せず、その結果、DC-DCコンパータの出力電圧Vou は、差動増幅回路およびPI調節回路のゲインによって一意に決まる過渡応答をしながら、図13(a)の如く目標値に収束することになる。

【0012】図2はこの発明の第2の実施の形態を示す 回路図である。これは、図7に示す誤差増幅回路6を、 演算増幅器93および抵抗21~24ならびにコンデン サ82,83から構成し、図1と等価な伝達関数を単一の演算増幅器で実現したものとしている。その動作点もグランド電位となっていることから、この回路の動作は図1の場合と同じとなる。図2では、図1に示すアナログ差動増幅回路6aとアナログPI関節回路6bのカスケード接続と等価な合成回路としたが、上記(2)式で表わされるアナログ差動増幅回路および(1)式で表わされるアナログ増幅回路のカスケード接続と等価な合成回路で、動作点がVm によらず常に一定であるならば、他の回路構成でも実現可能であり、図2の回路に限定されるものでないのは図1の場合と同様である。

【0013】図3は図1の変形例を示す回路図で、図1のグランド電位に接続している個所に、直流電源71を付加して構成される。この場合の動作点は、直流電源71の電圧VMである。すなわち、図3に示す演算増幅器91,92の駆動電源は単一の正電源であり、図7に示す比較回路7またはDC-DCコンパータ1は、DC-DCコンパータ1の出力電圧が誤差増幅回路6の出力電圧VEとキャリア信号Voscの振幅下限電位に等しいときに、最小となるように構成し、直流電源71の出力電圧VMはキャリア信号Voscの振幅下限電位とグランド電位との間の値に設定する。つまり、この例では先の

(1) 式において、 $V_2 - V_{bias} = 0$ 、すなわち $V_2 = V_{bias} = V_{M}$ の場合においても、DC - DC コンバータ 1 の出力電圧の は零になる。このため、例えばPWM 制御回路 4 の起動時に、演算増幅器 9 1 , 9 2 と直流電源 7 1 の起動時刻(タイミング)が異なり、直流電源 7 1 が先に立ち上がった場合にもDC - DC コンバータ 1 の出力電圧の を零のまま保持でき、不要な出力電圧が発生するのを防ぐことができる。

【0014】図4は図2の変形例を示す回路図で、図2のグランド電位に接続している個所に直流電源72を付加して構成される。この場合の動作点は、直流電源72の電圧Vxである。すなわち、図4に示す演算増幅器93の駆動電源は単一の正電源であり、図7に示す比較回路7またはDC-DCコンパータ1は、DC-DCコンパータ1の出力電圧が誤差増幅回路6の出力電圧VEとキャリア信号Voscの振幅下限電位に等しいときに最小となるように構成し、直流電源72の出力電圧Vxはキャリア信号Voscの振幅下限電位とグランド電位との間40の値に設定する。

【0015】図5は図3の変形例を示す回路図で、図3のコンデンサ81と並列にスイッチ61を付加して構成される。その動作について、図14も参照して説明する。なお、演算増幅器92の駆動電源および直流電源71は既に起動しており、演算増幅器92の出力電圧VEは停止時に0とする。また、演算増幅器92の停止時はスイッチ61をオンとし、コンデンサ81の両端を短絡しておくものとする。ここで、演算増幅器92を起動すると、VEは演算増幅器92の起動と同時に動作点であ

るVM まで上昇する。演算増幅器92の起動後にスイッチ61を開放すると、VM を初期値として制御を開始する。このとき、スイッチ61がないと、図14に細線で示すようにコンデンサ81を充電しながらVE が緩やかに上昇するため、PWM制御を開始するキャリア信号V の下限電圧にVE が到達するのに大きな遅延が生じることになる。

【0016】そこで、誤差増幅回路のゲインを決定する受動素子にコンデンサを用いた場合は、誤差増幅回路の停止時にコンデンサの電荷を放電しておくことで、起動時の誤差増幅回路の出力電圧VEの立ち上がり時間を速くし、DC-DCコンバータの起動時間を短縮するようにしている。図6は図4の変形例を示す回路図で、図4のコンデンサ82,83と並列にスイッチ62,63をそれぞれ付加して構成される。その動作については図14と同様なので、説明は省略する。

[0017]

【発明の効果】請求項1,2,3の発明によれば、従来のように基準電圧を変化させてDC-DCコンパータの出力電圧を制御する場合に発生していた過大な行き過ぎを抑制することができる。請求項4の発明によれば、PWM制御回路の起動時におけるDC-DCコンパータの不要な出力電圧の発生を防ぐことが可能となる。請求項5の発明によれば、請求項4の発明における起動時間の遅延を短縮することができる。

【図面の簡単な説明】

30

【図1】この発明の第1の実施の形態を示す回路図である。

【図2】この発明の第2の実施の形態を示す回路図である。

【図3】この発明の第3の実施の形態を示す回路図である。

【図4】この発明の第4の実施の形態を示す回路図である。

【図5】この発明の第5の実施の形態を示す回路図である。

【図6】この発明の第6の実施の形態を示す回路図である。

【図7】DC-DCコンパータ用PWM制御回路の従来 例を示すブロック図である。

【図8】DC-DCコンバータの第1の具体例を示す回路図である。

【図9】DC-DCコンバータの第2の具体例を示す回 路図である。

【図10】DC-DCコンバータの第3の具体例を示す 回路図である。

【図11】検出回路と誤差増幅回路の具体例を示す回路 図である。


【図12】図11の動作説明図である。

【図13】図1の動作説明図である。


【図14】図5の動作説明図である。 【符号の説明】

1…DC-DCコンバータ、2, 71, 72…直流電源、3…負荷、4…PWM制御回路、5…検出回路、6

…差動増幅回路、7…比較回路、8…基準電圧源、9… 発振回路、11~16,21~24,31~33…抵 抗、61,62,63…スイッチ、81,82,83… コンデンサ、91~93…演算増幅器。



【図13】



【図14】

